BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-000753

(43)Date of publication of application: 06.01.1992

(51)Int.CI.

H01L 27/04

(21)Application number: 02-102137

(71)Applicant: TOSHIBA MICRO ELECTRON KK

TOSHIBA CORP

(22)Date of filing:

18.04.1990

(72)Inventor: MURAKAMI SEIJI

MURAKAMI SEIJI


MIYAWAKI NAOKAZU

(54) SEMICONDUCTOR CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To stabilize operation of a circuit against fluctuation of power supply by adjusting the impedance of a substrate by a method wherein a substrate voltage is detected and when it falls below a specified level a through path is formed between a substrate voltage terminal and a terminal of a voltage higher than the substrate voltage to raise the substrate voltage and the through path is cut off when the substrate voltage reaches the specified level.

CONSTITUTION: Voltage of a substrate VSUB is detected by a substrate voltage detection circuit 1 and when the substrate voltage falls below a specified level because of a fluctuation of power supply or other factors, a through path is formed between a substrate voltage terminal and a terminal of any other voltage higher than the substrate voltage by a substrate impedance adjustment circuit 2 to raise the substrate voltage rapidly until the substrate voltage reaches the specified level and a circuit operates stably. When the substrate voltage reaches the specified level, the substrate impedance adjustment circuit 2 cuts off the through path to reduce power consumption. In the case that the substrate



impedance adjustment circuit 2 has a transistor for a through path and a controller, formation and cutoff of the through path are conducted according to the condition of the transistor for a through path, i.e., conduction or cutoff thereof.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-753

®Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成4年(1992)1月6日

H 01 L 27/04

G 7514-4M

審査請求 未請求 請求項の数 4 (全7頁)

の発明の名称 半導体回路装置

②特 顯 平2-102137

20出 願 平2(1990)4月18日

@発 明 者 村 上 清 治 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

レクトロニクス株式会社内

@発 明 者 宮 脇 直 和 神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

場内

⑩出 願 人 東芝マイクロエレクト 神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

⑪出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

网代 理 人 弁理士 佐藤 一雄 外3名

明 翻 音

1、発明の名称

半導体回路装置

2. 特許請求の範囲

1 基板パイアス発生回路が発生した基板パイアスを印加される基板のインピーダンスを製筋 する半導体回路装置において、

前記基板の基板電圧を検知する基板電圧検知回 路と、

検知された前記基板電圧が所定レベルよりも低 下すると、前記基板電圧を上昇させるべく、前記 基板電圧端子とこの基板電圧よりも高い任意の電 圧端子との間に貫通経路を形成し、前記基板電圧 が所定のレベルに達すると前記貫通経路を遮断す ることによって前記基板のインピーダンスを調節 する基板インピーダンス調節回路とを備えたこと を特徴とする半導体回路装置。

2. 前記基板インピーダンス調節回路は、前

記基板電圧端子とこの基板電圧よりも高い任意の電圧端子との間にドレインとソースがそれぞれ接続された貫通経路用トランジスタと、この貫通経路用トランジスタの動作を制御する制御手段とを有し、

前記制御手段は、前記基板電圧検知回路が検知した前記基板電圧が所定のレベルよりも低下すると前記貫通経路用トランジスタを導通させ、この基板電圧が所定のレベルに達すると前記貫通経路用トランジスタを非導通状態にするものであることを特徴とする請求項1記載の半導体回路装置。

3. 前記基板電圧検知回路は、検知した前記 基板電圧に応じたレベルの信号に変換する手段と、 変換された前記信号を遅延させて出力する遅延手 段とを有し、

前記基板インピーダンス調節回路は、基板電圧 端子を共通とする一対のNチャネルトランジスタ から成るフリップフロップと、前記基板電圧検知 回路より出力された前記信号に基づいて前記フリ ップフロップの状態を変える一対のPチャネルト ランジスタと、前記基版電圧端子とこの基版電圧 よりも高い任意の電圧端子との間にドレインとソ -スが接続され、前記フリップフロップの出力を ゲートに与えられて動作を制御される賞通経路用・グ・・本発明は半導体回路装置に係わり、特に電廠電 トランジスタとを備えたことを特徴とする請求項 1 記載の半導体回路装置。

前記基板電圧検知回路は、前記基板電圧 に対応したレベルの信号を前記基板パイアス発生 回路に出力するバイアス制御用信号出力手段をさ らに備えており、

前記基板インピーダンス調節回路は、前記貫通 経路を形成する際の基板電圧の絶対値が、前記基 板パイアス発生回路が基板パイアスを制御する際 の制御設定電圧の絶対値よりも高く設定されてい ることを特徴とする請求項1記載の半導体回路装

4.1より基板電圧VSUBが出力される。

次に、このような回路により発生される基板電 圧の特性を第5図に示す。電板電圧Vccが通常の 電圧Vcc: から電圧Vcc2 に変化すると、基板電 FVSUR はVSUBIからVSUB2へと負の方へ変化す る。ここで、第6図に示すように電級電圧Vccが Vccl からVcc2 へ急激に変化すると、基板電圧 VSUB は低圧VSUBIよりも低い電圧VSUBID まで、 一旦降圧される。そして、基板の容量をC、基板 のインピーダンスをRとした場合、時定數 T-C・Rで表わされる時間Tが経過した後、電 ffVSUB2まで復帰して安定する。

この場合に、基板電圧VSUB の変化に対する基 板電流 ISUB の関係、即ち基板バイアス発生回路 の負荷特性は第7図のようであり、落板電圧が VSUBID からVSUB2へと変化するときは、基板に は殆ど電流が流れない。このため、基板のインピ ーダンスは基板に形成されたPN接合等のリーク電 歳のみによって実質的に決定されるが、リーク電 液の値は微小であるため、基板インピーダンスR

3. 発明の詳細な説明 〔発明の目的〕

(産業上の利用分野)

圧の変動に対し基板インピーダンスを関節させる 装置に関するものである。

(従来の技術)

半導体メモリ等において、外部信号のアンダー シュートにより寄生pn接合が顧方向バイアスにな ることを防止したり、接合部の空乏磨幅を拡げて 寄生容量を小さくし回路動作を高速化するために、 半導体基板に基板パイアスを印加させることが行 われている。第4図(b)に示された回路は、基 板パイアスを発生させる一般的なもので、第4図 (a) のようなパルス状入力信号をノードN40 に入力されて動作する。Nチャネルトランジスク TR2が、半導体基板から電荷を汲み上げて容量 C 2に蓄積させ、NチャネルトランジスタTR1 が蓄積されたこの電荷を容量C1に蓄積させた後、 接地電位VSSに放電する。これにより、ノードN

は極めて大きいものとなる。この甚胺インピーダ ンスRが大きいため、基板電圧がVSUBID から VSUB2まで復帰するのに要する時間でが長くなる。 このことは、次のような問題を停むし、

電源電圧の急激な低下に伴って基板電圧 V SUB が一旦低下した後上昇すると(第8図(a))、 同じ基板に形成された各トランジスタの閾値電圧 Vihn は、第8図 (b) のように変動する。これ は、第9図に示されたように、基板電圧VSUBが 負の方向へ低下すると、関値電圧 V tha は上昇す るというバックバイアス効果に基づくものである。 よって基板上の各案子の動作が正常に動作し得る 阻界を示す限界電圧 V cc-minは、第10図のよう に閾値電圧Vthn に大きく依存する。このため第 8図(c)のように、閾値電圧Vihaの変動に伴 い限界電圧Vcc-pinも変動し、閾値電圧Vthn が 安定すると共に安定する。

従って、電源電圧Vccが変動した場合に、基板 祗旺 V SUB が変動して安定するまでに要する時間 Tが長いことは、基板に形成された各素子の動作

の不安定化を招くことになる。特に、記憶装置に 保持したデータを電池でバックアップする場合に 電級電圧が降下すると、データが保持されないと いう深刻な問題となっていた。

(発明が解決しようとする課題)

このように、従来は電源変動が生じると基板電 圧が安定化するまでに要する時間が長く、基板に 形成された回路動作の不安定化を招いていた。

本発明は上記事情に鑑みてなされたものであり、 電源変動に対して動作の安定化をもたらし得る半 導体回路装置を提供することを目的とする。

〔発明の構成〕

(課題を解決するための手段)

本発明は、基板バイアス発生回路が発生した基板バイアスを印加される基板のインピーダンスを 関節する半導体回路装置であって、基板の基板電 圧を検知する基板電圧検知回路と、検知された基 板電圧が所定レベルよりも低下すると基板電圧を 上昇させるべく基板電圧端子とこの基板電圧より も高い任意の電圧端子との間に質過経路を形成し、

れた信号に基づいてフリップフロップの状態を変える一対のPチャネルトランジスタと、基板電圧 端子とこの基板電圧よりも高い任意の電圧端子と の間にドレインとソースが接続されフリップフロップの出力をゲートに与えられて動作を制御され る質過経路用トランジスタとを備えたものであってもよい。

あるいは、基板電圧検知回路は基板電圧に対応 したレベルの信号を基板パイアス発生回路に出力 するパイアス制御用信号出力手段をさらに備えて おり、基板インピーダンス調節回路は黄通経路を 形成する際の基板電圧の絶対値が基板パイアス発 生回路がパイアスを制御する際の制御設定電圧の 絶対値よりも高く設定されているものであっても よい。

(作用)

基板電圧検知回路によって基板電圧が検知され、 検知された基板電圧が電源変動等によって所定レ ベルよりも低下した場合に、基板インピーダンス 調節回路により基板電圧端子とこの電圧よりも高 基板電圧が所定のレベルに達すると貫通経路を遮断することによって基板のインピーダンスを調節する基板インピーダンス調節回路とを備えたことを結合としている。

ここで基板インピーダンス調節回路は、基板電圧端子とこの基板電圧よりも高い任意の電圧端子との間にドレインとソースが接続された黄通経路用トランジスタと、この黄通経路用トランジスタと、前御手段とを有し、制御手段は基板電圧検知回路が検知した基板電圧が所定のレベルに達すると、通過経路用トランジスタを非導通状態にするものであってもよい。

また甚板電圧検知回路は検知した基板電圧に応 じたレベルの信号に変換する手段と、変換された 信号を遅延させて出力する遅延手段とを有し、基 板インピーダンス関節回路は基板電圧端子を共通 とする一対のNチャネルトランジスタから成るフ リップフロップと、基板電圧検知回路より出力さ

い任意の電圧端子との間に貫通経路が形成され、 基板電圧が高速度で上昇する。これにより、基板 電圧が所定のレベルに迅速に到達し、基板電圧の 影響を受ける基板上の各案子の関値電圧や動作限 界電圧も同様に安定化するため、安定した動作が もたらされる。そして基板電圧が所定のレベルに 到達すると、基板インピーダンス調節回路によっ て貫通経路が適断され、消費電力が低減化される。

ここで基板インピーダンス調節回路が貫通経路 用トランジスタと制御手段を有する場合は、基板 電圧が所定のレベルよりも低下すると、制御手段 によって貫通経路用トランジスタが導通して貫通 経路が形成され、基板電圧が所定のレベルに到達 した後、貫通経路用トランジスタが非導通状態と なって貫通経路が遮断される。

基板電圧検知回路が変換手段と遅延手段を有する場合は、検知した基板電圧がそのレベルに応じた信号に変換され、ハンチングが起きるのを防止すべく遅延されて出力される。そしてこの信号が 基板インピーグンス関節回路の一対のPチャネル トランジスタに与えられ、この P チャネルトランジスタによって、フリップフロップが信号に応じた状態に変えられる。このフリップフロップの出力が貫通経路用トランジスタのゲートに与えられ、基板電圧のレベルに対応してその動作を制御され、貫通経路が形成又は遮断される。

基板電圧検知回路が、基板電圧に対応した信号を基板電圧検知回路が、基板電圧に対応した信号の発生回路に関わる場合は、この手段をさらに個元を使化を入る手段をさらいてである。この場合に基板インとを関するとに基板でするのでは、基板であるができるがある。との発音である。は、基板がイアスを制御するといるが基準にある。というできるというできる。というできるが基準である。

(実施例)

以下、本発明の一実施例について図面を参照して説明する。第1図に、本実施例の半導体回路装

タTP4のゲートが接続されている。またノードN4には、PチャネルトランジスタTP3のゲートとが接続されている。そしてPチャネルトランジスタTP3のドレインにはNチャネルトランジスタTN2のドレインが、PチャネルトランジスタTN3のドレインが接続されている。この「NチャンジスタTN3のドレインが接続されている。でが「Nカップル接続されている。が「Nカップル接続されている。を読されている。ドレードN6には、NチャネルトランジスイナいるノードN6には、Nチャネルトランシスイナで、N4のゲートが接続されており、このドレインは接地端子に、ソースは基板電圧VSUB端子に接

このような構成を有した本発明の半導体回路装置の動作について、各電圧波形を示した第2図を用いて説明する。基板電圧検知回路1のノードN1の電位V利は、PチャネルトランジスタTP1の抵抗と、NチャネルトランジスタTP1

置の回路構成を示す。本装置は、基板電圧VSUBを検知する基板電圧検知回路1と、その出力に応じて基板インピーダンスを調節する基板インピーダンス関節回路2とを備えている。

インバータINV2からの出力は、基板インピーダンス調節回路2のノードN4に与えられる。
・ノードN4には、インバータINV3の入力端が接続され、その出力端にはPチャネルトランジス

及びPチャネルトランジスタTP2の抵抗の利との分圧比で決定される。基板電圧 V SUB が、電源変動により V SUBI から V SUBI D へ降下すると、第2回のようにノード N 1 の電位 V NI も下がる。 ない 板電圧 V SUB が大きく降下すると、第2回の領域 (ii) のように、電位 V NI はインバータ I N V 1 の関値電圧 V thi よりも低くなり、出力端である ノード N 3 の電位 V N3 はハイレベルとなる。 このため、基板検知回路 1 の出力端であるノード N 4 の電位 V N4 は、基板電圧 V SUB が大きく降下したことを示すロウレベルの信号が出力される。

ここでインバータINVIとINV2とで遅延 回路を構成し、検知した基板電圧を示す信号を延 延させて出力することで、ハンチングの発生を防 止している。

このロウレベルの信号が基板インピーダンス類 新回路 2 に入力されると、P チャネルトランジス タT P 3 はオンし、インパータ I N V 3 を経てノ ードN 5 よりハイレベルの信号をゲートに入力さ れたP チャネルトランジスタ T P 4 はオフする。 これにより、ノードN6はハイレベルの電位 V ccに、ノードN7はロウレベルの電位 V SUB になる。この結果、NチャネルトランジスタTN4がオンし、基板電圧 V SUB とこの電位よりも高い、ここでは接地電位 V SSとの間で質通経路が生じ、基板インピーダンスが低下する。これにより基板電圧 V SUB は、低下した後安定した電源電圧 V cc2 に対応した電圧 V SUB2へ向けて急速に上昇する。

そして、基板電圧の上昇に伴って基板電圧検知回路1のノードN1の電位VNiも上昇し、インパータINV1の隣値電圧Vth1を超えると(第2図の領域(i))、ノードN3の電位VN3はロウレベルになり、インパータINV2の出力端であるノードN4からは、基板電圧が十分に上昇を入ったりであるとを示すハイレベルの信号が出力される。大力ととを示すハイレベルの電位Vccに、ノードN6はロウレベルの電位Vccに、ノードN6はロウレベルの電位Vccになり、NチャネルトランジスタTN6はオフ状態となる。これにより、

この実施例は、基板バイアス発生回路6が基板バ イアスを制御するために必要な基板電圧検知手段 を、基板電圧検知回路3の内部に共有させている 点に特徴がある。この手段により基板パイアス発 生回路6が出力した基板電圧が検知され、基板バ イアス発生回路6はこの検知された基板電圧が所 定レベルより下がると基板バイアスを生成する動 作を停止する。そして基板電圧があるレベルまで 上昇すると再び動作し、基板パイアスを発生させ る。基板電圧検知回路3において、ゲートが接地 され、ソースが電源電圧Vccに接続されたPチャ **ネルトランジスタTP11のドレインが接続され** たノードTN11から、Nチャネルトランジスタ TN11、PチャネルトランジスタTP12及び NチャネルトランジスタTN12の抵抗との分圧 比に応じた電圧VNII レベルの信号が出力される。 この信号が、ハンチング防止のため遅延回路4に よって遅延された後、基板バイアス電圧発生回路 6に入力されて、基板電圧が制御される。そして PチャネルトランジスタTP11とNチャネルト

基板電圧 V SUB 端子と接地電位 V SS端子との間の 貫通経路が遮断されて基板インピーダンスは高く なり、電力の無駄な消費が防止される。

このように、基板電圧が電源変動により大きく 降下した場合に、基板電圧とこの電圧よりも高い 例えば接地電圧との間に貫通経路を形成すること で、電顔電圧に応じたしかるべきレベルまで高速 度で復帰させることができるため、基板に形成された回路の動作が安定化される。そして、電源 圧が所定のレベルまで復帰した後は、貫通経路を 適断することによって、電力の消費量を低減させることができる。

ここで、基板電圧VSUB端子と接地電位VSS端子との間の質通経路がオン・オフするタイミングは、基板電圧検知回路1のPチャネルトランジスタTP1の抵抗と、NチャネルトランジスタTN1及びPチャネルトランジスタTP2の抵抗の比率、あるいはインバータINV1の関値電圧を変えることで、容易に制御することが可能である。

次に、他の実施例の回路構成を第3図に示す。

ランジスタTN11の抵抗と、NチャネルトランジスタTN12とPチャネルトランジスタTP12抵抗との分圧比に応じた電圧レベルの信号がノードN12か労出力され、遅延回路5で遅延された後基板インピーダンス調節回路7に入力される。これにより、上述の実施例と同様に基板電圧VSUB端子と接地電位VSS端子との間の貧通経路のオン・オフが制御される。

この実施例においても、基板電圧が大きく降下すると基板電圧と接地電圧との間に貫通経路を形成し、所定レベルまで高速に復帰させて回路動作を安定化させ、復帰後は貫通経路を遮断して電力の消費量を低減させる。また基板バイアスを検知して基板バイアス発生回路に出力する手段を共有することで、小型化を図ることができる。

ここで、基板パイアス発生回路6は、基板電圧 が所定レベルの範囲内に収まるように常時基板パ イアスの発生を制御するものであり、基板電圧が 電源変動により大きく降下した場合にのみ作動す べき基板インピーダンス調節回路7とは、動作を 開始する制御設定電圧が異なる。この関係は、基板パイプス発生回路を制御する手段の制御設定電圧をVBとし、基板インピーダンス調節回路の制御設定電圧をVZすると、 IVB + < IV7 | とする必要がある。


上述した実施例はいずれも一例であって、本発明を限定するものではない。例えば基板電圧を検知する回路、及びその出力に基づいて基板インピーダンスを調節する回路の構成は第1図によるものと異なっていてもよく、基板電圧が降下した際に、基板電圧端子とこの電圧よりも高い電圧端子との間で貫通経路を形成し得るものであればよい。(発明の効果)


以上説明したように本発明によれば、基板電圧 が電顔変動等によって所定レベルよりも低下する と、基板電圧端子とこの電圧よりも高い任意の電 圧端子との間に貫通経路が形成され、基板電圧が 高速度で上昇するため所定のレベルまで迅速に到 達し、基板電圧の影響を受ける基板上の各案子は 安定して動作することができる。そして基板電圧 が所定のレベルに到達すると、この質通経路は遮 断されて無駄な老力の消費が防止される。


4. 図面の簡単な説明

第1図は本発明の一実施例による半導体回路装置の構成を示した回路図、第2図は同装置の動作波形を示した説明図、第3図は本発明の他の実施例による半導体回路装置の構成を示した回路は基板パイアス発生回路の構成を示した説明図、第5図は同回路の動作特性を示した説明図、第8個な電圧Vccの変動に対する基板でエアス発生回路の負荷性を示した説明図、第10図は開発を示した説明図、第10図は関値である。


1.3…基板電圧検知回路、2.7…基板イン ピーダンス調節回路、4.5…基延回路、6…基板パイアス発生回路。








第4図




第5図


特開平 4-753 (**7)**




第6図



第7四





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.